Vários projetos de chips personalizados da Changxin Corporation entraram no estágio de design e devem passar por fabricação dentro de um ano.

De acordo com as informações do principal site da indústria de semicondutores, em 10 de junho, a Canxin Co., Ltd. declarou durante uma visita de investidores institucionais que, no primeiro trimestre de 2025, vários dos projetos de chips personalizados da empresa entraram no estágio de design e deveriam se submeter à fabricação de wafer dentro deste ano.

O Projeto MRAM Control Chip fornecido pela Companhia para Serviços de Design. Este chip conduz o design de controle lógico na plataforma de processo autodesenvolvida doméstica, alcançando um avanço no armazenamento doméstico de MRAM. Além disso, devido às suas vantagens de custo, ele pode substituir gradualmente o flash externo e o SRAM no chip em cenários de aplicação de baixa velocidade no processo de design do SOC subsequente. Espera -se que este chip seja submetido a múltiplas iterações no futuro e tenha um potencial comercial considerável.

Além disso, a empresa fez um progresso significativo na P&D da plataforma IPS de vários processos. Interface IPS de alta velocidade, como DDR, Serdes, PCIE, MIPI e USB, com base na plataforma de processo 28HKC+, concluiu a verificação e alcançou a entrega de produção em massa. Eles podem suportar as demandas de cenários de alto desempenho, como chips de aceleração da IA ​​do data center e SoCs automotivos. Ao mesmo tempo,

Esses IPs integram projetos avançados de integridade de sinal (SI) e integridade de potência (PI), o que pode melhorar a confiabilidade dos IPs em ambientes eletromagnéticos complexos.

Na plataforma de tecnologia 28HKD, todos os IPs DDR, Serdes, PCIE, MIPI e USB concluíram a verificação em pequena escala do cliente. As linhas de produtos IP PSRAM e EMMC recém-adicionadas complementam ainda mais o layout da empresa no campo da interface de armazenamento de baixa potência. Ao mesmo tempo, ao otimizar a eficiência da interconexão IP em combinação com a tecnologia de embalagens 3D, esses IPs adaptados à arquitetura do chiplet atendem aos requisitos de alta largura de banda e baixa latência, o que pode ajudar os clientes a alcançar um design de integração heterogênea. In the high-performance analog IP field, the self-developed 4.5GHz fractional divider phase-locked loop (PLL) of the company, with its core characteristics and capabilities of high precision and high frequency performance, provides key technical support for the one-stop chip customization business on multiple process platforms, and can be widely applied in the fields of Internet of Things, industrial control, consumer electronics, and network communication, providing customized clock solutions for diferentes indústrias.